



Universidad
de Huelva

Fundamentos de Computadores

1º Curso del Grado en Ingeniería Informática

Tema 5

Relación de problemas

Problemas del tema 5

1. Realizar las siguientes sumas binarias:

$$\begin{array}{r} 100100111.011 \\ + 010111011.110 \\ \hline \end{array}$$

$$\begin{array}{r} 101101.10101 \\ + 110111.01101 \\ \hline \end{array}$$

$$\begin{array}{r} 111.101010100 \\ + 010.110101101 \\ \hline \end{array}$$

2. Realizar las siguientes restas binarias:

$$\begin{array}{r} 100100111.011 \\ - 010111011.110 \\ \hline \end{array}$$

$$\begin{array}{r} 111101.10101 \\ - 110111.01101 \\ \hline \end{array}$$

$$\begin{array}{r} 111.101010100 \\ - 010.110101101 \\ \hline \end{array}$$

3. Calcular el complemento a 2 de las siguientes combinaciones:

- 10010101100100
- 10010101100100
- 001000101110
- 11101100111
- 101010001
- 1001011110001000

4. Dadas las siguientes cantidades de 4 bits expresadas según el convenio del complemento a 2, calcular los valores decimales correspondientes:

- 1011
- 0101
- 1110
- 0011

5. Dadas las siguientes cantidades de 8 bits expresadas según el convenio del complemento a 2, calcular los valores decimales correspondientes:

- 11110000
- 10101010
- 01100111
- 10000001
- 11111111
- 01110011

6. Realizar las siguientes restas a modo de sumas algebraicas usando el complemento a 2:

- 10110000 - 00010110
- 11101010 - 11011100
- 01100101 - 00110011

7. Implementar un circuito capaz de sumar tres combinaciones binarias de cuatro bits usando circuitos sumadores.
8. Basándose en el empleo de sumadores, diseñar circuitos que transformen a BCD natural combinaciones de cuatro bits expresadas en:
 - a) BCD exceso tres.
 - b) BCD Aiken.
 - c) BCD 5-4-2-1.
9. Representar el diagrama lógico de un circuito capaz de sumar dos combinaciones **X** e **Y** de trece bits cada una.
10. Diseñar un restador capaz de realizar la diferencia entre dos combinaciones de 11 bits + signo expresadas en complemento a dos.
11. Implementar un circuito sumador/restador para combinaciones de 9 bits más signo.
12. Un sistema recibe dos combinaciones de cuatro bits $X_3X_2X_1X_0$ e $Y_3Y_2Y_1Y_0$ expresadas en binario natural, con las que debe realizar diferentes operaciones en función de la paridad de X y del valor decimal de Y, según la siguiente tabla:

Paridad de X	Valor decimal de Y	Operación a realizar
Impar	< 10	X mas Y mas 1
Par	≥ 10	$X \oplus Y$
Impar	< 10	Y menos X
Par	≥ 10	$\bar{Y}$

Diseñar el circuito correspondiente usando una ALU con acarreo de entrada y de salida (cuya tabla de operaciones se muestra a continuación), así como los dispositivos de pequeña y mediana escala de integración adicionales que sean necesarios.

M_2	M_1	M_0	Operación
0	0	0	A menos B
0	0	1	A mas B
0	1	0	A
0	1	1	$\bar{A}$ mas $\bar{B}$
1	0	0	$\bar{A}$
1	0	1	A + B
1	1	0	$A \oplus B$
1	1	1	$\bar{A} \cdot \bar{B}$

Representar el diagrama lógico del sistema.